✨ AI 重點整理

1. 台積電傳出應輝達要求，開始評估新一代3D DRAM生產計畫。
2. 評估方案包括興建新廠，或收購既有廠房等可能作法。
3. 3D DRAM是在同一顆晶片上堆疊多層記憶體單元，與HBM的晶片堆疊方式不同。
4. HBM透過多顆薄化DRAM晶片、TSV與先進封裝提供高頻寬，主要用於AI晶片。
5. 3D DRAM旨在突破平面DRAM微縮與容量密度限制，理論上可與HBM結合。
6. DRAM製程仍停留在10奈米級，延續平面設計並以EUV微縮的成本持續增加。
7. SK海力士展示的5層3D DRAM良率為56.1%，量產成熟度仍低於321層NAND。
8. 多數3D DRAM設計須將電晶體與電容改成橫向排列，再逐層堆疊。
9. 3D DRAM製造涉及多層薄膜沉積、深蝕刻與晶圓鍵合，部分技術可運用於先進邏輯及3D IC封裝。
10. 三星規畫3D DRAM於2030年前後商用，預計最多堆疊16層。
11. 台積電已為SK海力士等廠商生產HBM底層邏輯晶粒，具備相關先進製程與封裝基礎。
12. JEDEC於去年4月公布HBM4標準，允許單一堆疊4至16層DRAM晶片。
13. 輝達客製化HBM已採用第6代10奈米級製程，HBM產品則正由HBM4走向HBM4E。